随着数据中心等设施传输带宽需求持续增长，单一链路信号速率已经达到56Gbps，信号跳变时间陡峭至10几ps量级，端口密度也在提升，比如400G标准，接口支持8路56Gbps PAM-4信号，交换设备可以支持几十甚至上百路高速链路端口，但由于芯片、板级、接口模块内布线空间的限制，串扰问题变的越发明显。

另外，对于低成本的产品，为了降低成本减少PCB的层数，信号集中走在表层，而高密度的表层走线远端串扰会非常明显;另一方面，超高速链路有从NRZ到PAM-4的演进趋势，信号本身的信噪比就下降超过9dB，串扰引起的噪声占比就更加明显。所以在高速链路中，除了传统的链路匹配、损耗、抖动等问题之外，串扰问题甚至成了高速链路中信号完整性主导性的问题，分析和降低串扰也成为高速设计中必不可少的环节。

今天我就为大家简要介绍一种使用示波器分析和定位串扰问题的方法。

首先我们先来看一下串扰是如何产生的

▼

由于传输线之间的间距有限，在传输线之间存在着电磁干扰，以下图为例，左右两条传输线，以共同的参考地平面，通过介质形成电场，并在靠近的区域交叠，形成了互容，在左面传输线导体中有电流流过，通过互容耦合到另外一条受侵害传输线的导体，耦合电流将向受侵害传输线两端传播。

另外一方面，根据楞次定律，左面传输线流经电流发生变化引起磁通量的变化，被耦合到的右面的传输线形成反向电流，以阻碍入侵者磁通的变化。我们称左面的为入侵信号或干扰源，右面的为受侵害信号，这样的磁场耦合，形成互感。

这两种耦合关系

可以用下面的基本互容、互感的模型图来表示

▼

用数学公式表达互感和互容形成的能量的传递公式如下

根据上面所说的互容和互感效应，在干扰源发出激励信号，会在受侵害信号上产生反向和前向电流，从而形成近端串扰(NEXT)和远端串扰(FEXT)，(下图摘自Intel的胶片)，综合来看，近端串扰是由互容和互感形成的耦合电流的叠加，远端串扰是互容引起的电流和互感形成的耦合电流相减。

如果在入侵链路末端和受侵害链路的两端都匹配端接，近端形成的是两种串扰的同向叠加，幅度是正值，以微带线为例，通常来说互感引起的耦合电流要更大，所以在远端叠加形成的串扰为负。

入侵阶跃信号边沿从源端开始传输，在受侵害链路形成反向传输波，一直到入侵信号抵达链路末端，受侵害链路反向传输波形在远端再经过一个单程传输延迟传到近端，这样近端串扰形成的同向脉冲的宽度就是信号传输延迟的两倍。

而入侵信号通过互感在受侵害链路上形成的反向电流大过由于互容引起的正向电流，所以在受侵害链路形成负脉冲，它与入侵信号传输方向一致，形成的脉冲会随着信号的传输不断累加，幅度会逐渐变大，在远端与入侵信号边沿同步到达，在远端形成脉宽与入侵信号上升时间相等的负脉冲，如果入侵信号上升时间越陡峭，形成的串扰幅度就会越大。

下面是通过仿真得到的受干扰的静态链路上

形成的近端和远端串扰的波形

我们也可以通过简单的实验，来理解实际的串扰影响，使用信号发生器在PCB板链路上激励信号，在耦合通道上看到的近端和远端实测的串扰信号波形，黄色波形为串扰源阶跃信号，绿色为受干扰链路的响应波形，可以看到在近端和远端分别形成正负脉冲。

前面我们分析的是受侵害链路在静态状态下受到干扰的情况，如果受侵害链路也在有信号传输，被干扰信号的眼图在串扰的作用下会变成什么样呢?

下面我们通过下图展示的FPGA板上串扰链路实际测试案例，来分析各种串扰问题对高速信号会带来哪些影响。

下图是观测链路中发出的5Gbps的信号，芯片打开了去加重，经过10英寸左右走线，连接到示波器，我们可以看到在信号中测试的眼图很清晰，为了简化起见，我们以50%的位置测量眼高EH，以0电平threshold测试眼宽EW，直接从测量数据得到眼高眼宽，可以看到眼高和眼宽分别达150mv和173ps

我们原始信号做FFT，信号幅度谱线也很清楚，信号是PRBS码型，谱包络呈现Sinc2(x)的形状，按信号速率/码型长度等频率间隔分布谱线。

我们原始信号做FFT，信号幅度谱线也很清楚，信号是PRBS码型，谱包络呈现Sinc2(x)的形状，按信号速率/码型长度等频率间隔分布谱线。

下面打开同速率的相邻链路，在远端连接到示波器，我们看到被侵害信号上会出现多个高分布概率的波形累计，眼线变得很粗，这些实际就是由于干扰信号通过远端串扰形成的窄脉冲叠加在了受侵害信号上，使得信号的张度变小。

如果我们关闭受侵害链路，只打开串扰信号，我们在受侵害链路可以明显看到几十毫伏的小脉冲，脉冲宽度接近干扰信号的跳变时间。

我们再打开FFT，可以看到在信号频谱中藏着近端串扰引入的噪声，相比较远端穿绕这个噪声的能量主要集中在更低的信号速率的频段范围内，近端串扰形成的脉冲宽度与链路传输延迟有关，在时域来看噪声分布比较均匀。

如果我们同时打开两个相邻链路的信号，在近端和远端共同作用形成串扰，我们发现，受侵害链路的眼图张度变的小很多，这时候眼高和眼宽分别降低为是63mv和133ps，与之前的干净的原始信号比较，眼高和眼宽分别缩小了60%和25%。

上面我们所说的都是考虑传输线之间的串扰，另外一方面，也要考虑电源纹波和噪声等问题对高速链路影响，虽然不同于高速链路之间的电磁干扰，但因为电源噪声和纹波也会进一步恶化信号的噪声和抖动，所以我们也把这部分归为广义的串扰，下图是使用电源轨探头N7020A对Serdes IO供电电压和PLL供电电压的测量结果，可以看到电源上存在低频纹波、跌落和高频噪声等现象

上述电源施加于高速IO以及PLL供电时，对高速链路信号的幅度和相位都会产生影响，导致高速信号的眼皮变厚，抖动也会变大，如下图所示。

如果我们将FPGA板上的近端远端串扰，电源噪声同时施加，可以看到眼图变得非常的模糊，眼高和眼宽分别只剩下28mv和61ps，如果再考虑到链路损耗等因素，针对这样的眼图，即使打开接收端均衡，可能也无法获得低误码率的传输能力

上面我们举了多种串扰因素所造成的对信号的影响，归纳来说，可以将串扰源归类为传输线和电源：

❶ 传输线之间存在近端和远端串扰，导致眼图闭合、抖动变大;

❷ 传输线与电源之间，可能互为干扰，如果以电源作为干扰源的角度来看，电源噪声对高速信号可能会产生幅度干扰，也会通过PLL对信号相位抖动产生影响;如果以高速信号作为干扰源的角度，高速IO高低电平同步切换，会在寄生电感上产生地弹效应V=L x di/dt，类似的也会在电源平面产生噪声。我们将串扰的构成总结如下。

对于高速无源链路来说，从频域表达的传递函数是对链路间串扰程度描述的一个常用的方法，我们可以通过网络仪VNA测量链路间近端或远端的插入损耗，对电缆或者PCB上相邻链路间，分别测量NEXT或FEXT，定量反映在链路间频域的传递特性。

通过ADS仿真工具或者示波器里的InfiniiSim工具可以加入S参数仿真干扰信号耦合到被侵害信号后的结果，但如果在实际在系统PCB级有源测试分析时，由于串扰源来自链路之间，也来自于电源，各种因素比较复杂。通过上述的串扰产生机制，我们了解了各种串扰因素对信号影响的特征，以前我也讲过通过抖动趋势分析可以分析出抖动的主要来源，但在复杂因素的综合影响下，准确定位串扰源在哪里非常有挑战，也很难判断各种串扰源对信号恶化的影响程度，现有的分析工具都比较有挑战。

这里我为大家介绍Keysight的N8833A/B串扰分析工具，它可以通过实际测量到高速链路波形、电源波形，通过软件算法计算理想波形及串扰源对受侵害信号的传递模型，计算串扰源对信号的影响程度，以及去除串扰后的波形，通过这些方式，在示波器内对串扰问题进行精确的定位和测量。

下面，我们通过一个实验来展示一下，如何使用串扰分析工具N8833A进行串扰分析。

受限于样机资源演示使用8G的示波器

仅使用其中两同道进行串扰分析

1高速链路间的串扰影响，我们打开远端串扰，利用N8834A分析工具(设置方法不此处赘述)，将串扰源设定为串行信号，软件计算出来码型长度，理想码型，以及计算出信号间的传递模型，计算出串扰源对受侵害信号幅度的影响程度为14%，信号自身的ISI影响约是14%，软件将串扰源影响移出后，下图屏幕中间的波形可以看到眼高和眼宽的结果和文章前面提到的原始没有打开串扰条件下的波形是比较接近的，另外，分析工具也可以对由于ISI的影响移除后的理想波形，这里我就不再展示。

2打开电源串扰源，使用N8833A串扰分析工具，将串扰类型设置为电源类型。

通过电源轨探头N7020A探测电源，精确测量电源的高频噪声，以及精确测量纹波。下面这个实例，我们通过串扰分析工具，可以看到这个PLL电源噪声对信号的幅度干扰只有1%，几乎很小，但对于TIE也就是抖动的影响占比达到69%

降低串扰的方法：

现在行业内也有不少关于降低串扰的研究，因为布局的限制，提高走线间隔或通过隔离地线屏蔽的方式成本较高，有一些研究通过走线方法来降低串扰，如微带线走Tabbed-line走线等方式来线增加互容而降低互感效应，从而抵消FEXT串扰;也有研究从叠层结构上，微带线和带状线在NEXT和FEXT表现不同，在不同层通过Tx和Rx链路通道交替走线或同向走线来降低串扰，由于篇幅的关系，这部分内容在此处不详细展开。当然电源也是一个很重要的因素，改善电源完整性和PDN设计是一个非常重要的课题，本文也不再赘述。

总结：

本文探讨了串扰形成的机理，以及在实际信号中的不同串扰呈现的特性，我们将各种串扰进行分类，通过时域串扰分析工具N8833A，分析各种串扰源对受干扰信号恶化的影响程度，通过软件算法推导出在没有串扰源的情况下的理想波形，通过这些分析手段，帮助研发人员调试和分析串扰来源，从而有针对性的改善设计，提升产品的性能。

学完就有用武之地，用您的努力为自己赢得一个示波器吧!